分析丨DRAM技术受阻,如何走出瓶颈?

日期:2021-10-29 作者:润欣科技 返回列表

从DRAM诞生至今,行业已经拥有3家1X节点的制造商,其存储容量超过4Gb,他们仍在制造具有相同配置的存储单元。


三星、SK海力士、美光在2016-2017年进入1Xnm(16nm-19nm)阶段,2018-2019年为1Ynm(14nm-16nm),2020年处于1Znm(12nm-14nm)时代。

DRAM技术受阻

每个新的DRAM技术节点都能生产出比其前一代更小、更紧凑的芯片,使得每个晶片能够集成更多的芯片,抵消了引入新技术所增加的制造成本。


从技术和性能角度来看,DRAM面临的主要是带宽和延迟方面的挑战。


由于受限于传统计算机体系的冯-诺依曼架构,存储器带宽与计算需求之间的存储墙问题日益突出。

新技术1:3D DRAM

1.jpg


随着DRAM扩展速度放缓,图案化成本的增加以及可能达到的物理极限,使得在二维上进行缩放更具挑战性。


①对于堆叠的物体,关键是构建一个好的电容器,同时最大限度地减少对相邻位单元的干扰。


②堆叠层将出现在生产线后端 (BEOL),而生产线的后端需要在低温下处理,这具有较大挑战性。


③由于电流电容太深,堆叠多层是不切实际的,这意味着需要一个新的位单元进行堆叠,但无电容器位单元同样很难构建。

新技术2:晶圆减薄工艺

2.jpg


晶圆减薄工艺和混合键合技术的结合为DRAM开辟了新的可能性。


晶圆减薄工艺有利于后续封装工艺的要求以及芯片的物理强度,散热性和尺寸要求。


薄晶圆的生产和混合键合将大大降低TSV阻抗,它还会增加数据带宽,降低热阻,最终增加互连密度。


如果使用这种技术,将不会看到HBM结构中芯片之间的导电凸块,并且存储器芯片的厚度将薄十倍,这将导致堆叠高度的整体降低。

新技术3:混合键合技术

3.jpg


与现有的堆叠和键合方法相比,混合键合可以提供更高的带宽和更低的功耗,但该技术也更难实现。


混合键合技术对分离过程中可能出现的芯片边缘缺陷很敏感,这导致在晶圆切割过程后需要进行新的检查,DRAM制造商要求在后端封装领域进行亚微米缺陷检测,这在原来是前所未有的。


缺陷控制至关重要,考虑到这些工艺使用已知的昂贵优良裸片,失败成本很高。


目前混合键合技术正在发展,Global Foundry、英特尔、三星、台积电、联电以及Imec和Leti等厂商都在致力于铜混合键合封装技术的研发。


目前还没有一种新方法可以真正取代DRAM。

美光成批量出货1α DRAM产品的厂商

4.jpg


近年来,在原厂之间的技术角逐之中,美光可谓成绩亮眼,无论在DRAM还是NAND领域都可谓“一马当先”,不仅率先批量生产176层3D NAND Flash,也是第一个宣布批量出货1α DRAM产品的厂商。


另外,在DRAM领域,美光更是三家内存原厂中唯一在1α制程中没有导入EUV工艺的厂商。


美光最新1α制程产品拥有0.315Gb/mm²的存储密度,half pitch为14.3nm,超越了三星1z制程工艺0.299 Gb/mm²的存储密度,是当前业内存储密度最高的产品。


近十年中,DRAM芯片中也使用了High-K工艺,使得DRAM性能提升的同时降低功耗。


随着数据量增加以及对器件性能要求的提升,在实现1α以下DRAM技术的发展过程中将面临许多挑战。

DRAM制造进入EUV新时代

5.jpg


随着产品的技术更新,半导体行业开始将代表着技术革新工艺节点的每一代产品用标注英文字母的方式命名。


在进入20nm节点以后,通过三代工艺去制造DRAM,这就是1Xnm,1Ynm和1Znm。


统计数据显示,目前全球DRAM的市场份额主要控制在三星、SK海力士和美光手中。


6.jpg


参考2020年Q3的市场份额占比,三星占据41.3%,SK海力士占28.2%,美光占25%。三家合计占了全行业近95%的市场份额。


如今,SK海力士已经成为全球第二家采用EUV光刻技术量产LPDDR产品的公司,未来1a纳米级DRAM都将采用EUV工艺进行生产。


10纳米级DRAM是今年1月,由美光首次出货的,这给市场带来了不小的震动。不过,美光将使用现有的氟化氩(ArF)工艺而不是EUV来生产该产品。


与EUV工艺相比,现有的Arf工艺对于器件的高效率、以及超小型化会产生不利的影响。


不过,过去多年稍显保守的美光也宣布,将在2024年生产基于EUV的DRAM。


至此,三大DRAM大厂都跨入了EUV时代。

EUV技术也面临不少问题

7.jpg


EUV技术在DRAM中的应用让增加传输速率的同时减少了20%的功耗,这将减少二氧化碳的排放,有利于践行绿色发展观。


然而,EUV设备和所需的基础设施是昂贵的。此外,芯片公司在首次采用该技术时可能面临产量问题。


EUV的一个主要问题是狭窄的工艺窗口;此外,当今的电容器间距极限大于40nm,这也是当前电容器图案化的EUV极限。将来将需要更小的间距,并且工艺可变性需要提高30%以上,才能实现缩放。


EUV不足够解决DRAM的微缩问题,这可能需要在3至5年后,引入一种新的DRAM架构。


当中涉及的一个有趣的选择是3D化,那就是将电容器从垂直结构变为堆叠的水平结构。


为了实现以上目标,供应商在 1anm 及以后采用不同的路径。在这些节点上,特征更小,掩膜层更多。

结尾

目前,10nm进入第四阶段,三星已于2020年上半年完成首批1anm制程DRAM的出货,2021年美光、SK海力士也开始量产第四代10nm级DRAM产品。

后续,行业厂商将朝着1α、1β、1γ等技术新阶段发展。


作者 | 方文

来源 | AI芯天下

新闻来源 | 与非网


返回列表